220110US2S Docket No.

IN THE UNITED STATES PATENT AND TRADEMARK

-IN RE APPLICATION OF: Akira HOKAZONO

SERIAL NO: NEW APPLICATION

Herewith

FILED:

FOR:

SEMICONDUCTOR DEVICE HAVING ACTIVE REGIONS CONNECTED TOGETHER BY

INTERCONNECT LAYER AND METHOD OF MANUFACTURE THEREOF

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

WASH	INGTON, D.C. 20231						
SIR:							
	ll benefit of the filing date of U.S. 35 U.S.C. §120.	Application S	Serial Number	, filed	, is clair	ned pursuant t	o the provisions
_	ll benefit of the filing date of U.S. provisions of 35 U.S.C. §119(e).	Provisional A	application Serial	Number	, filed	, is claime	ed pursuant to
	Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.						
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:							
COUN Japan	TRY	APPLICAT 2001-39256	TON NUMBER		MONTH/I December	DAY/YEAR 25, 2001	
Certified copies of the corresponding Convention Application(s)							
\boxtimes	are submitted herewith						
	will be submitted prior to payment of the Final Fee						
	were filed in prior application Se	rial No.	filed				
	were submitted to the Internation Receipt of the certified copies by acknowledged as evidenced by the	the Internation	nal Bureau in a ti		r under PC	Γ Rule 17.1(a)	has been
	(A) Application Serial No.(s) were	re filed in pric	or application Seri	al No.	filed	; and	
	(B) Application Serial No.(s)						
	are submitted herewith						
	☐ will be submitted prior to	payment of the	e Final Fee				

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

GAU:

EXAMINER:

Marvin J. Spivak

Registration No. 24,913

> C. Irvin McClelland Registration Number 21,124



Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年12月25日

出 願 番 号

Application Number:

特願2001-392569

[ST.10/C]:

[JP2001-392569]

出 願 人
Applicant(s):

株式会社東芝

2002年 1月25日

特許庁長官 Commissioner, Japan Patent Office



特2001-392569

【書類名】

特許願

【整理番号】

A000105662

【提出日】

平成13年12月25日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/06

【発明の名称】

半導体装置及びその製造方法

【請求項の数】

25

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

外園 明

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

【氏名又は名称】

坪井 淳

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

半導体装置及びその製造方法

「【特許請求の範囲】

【請求項1】 半導体基板上に互いに離間して形成され、それぞれ拡散領域を有する第1、第2のトランジスタと、

前記半導体基板上に形成され、前記第1、第2のトランジスタの相互間に設けられて前記第1、第2のトランジスタを分離し、前記第1、第2のトランジスタの前記拡散領域相互間で連続するように設けられ所定の幅を有する少なくとも1つのスリットを有する分離領域と、

前記少なくとも1つのスリット内に設けられた導電膜と、

前記第1、第2のトランジスタの前記各拡散領域上にそれぞれ設けられ、前記各拡散領域と電気的に接続された第1、第2の部分と、前記分離領域の前記スリットに沿うようにして前記分離領域上に設けられ、前記第1、第2の部分と一体化された第3の部分とからなる配線層

とを具備したことを特徴とする半導体装置。

【請求項2】 半導体基板上に互いに離間して形成され、それぞれゲート電極と拡散領域とを有する第1、第2のMOSトランジスタと、

前記半導体基板上に形成され、前記第1、第2のMOSトランジスタの相互間に設けられて前記第1、第2のMOSトランジスタを分離し、前記第1、第2のMOSトランジスタの前記拡散領域相互間で連続するように設けられ所定の幅を有する少なくとも1つのスリットを有する分離領域と、

前記少なくとも1つのスリット内に設けられた導電膜と、

前記分離領域上に設けられたゲート電極と、

前記第1、第2のMOSトランジスタの前記各拡散領域上にそれぞれ設けられ、前記各拡散領域と電気的に接続された第1、第2の部分と、前記分離領域の前記少なくとも1つのスリットに沿いかつ前記分離領域上に設けられた前記ゲート電極を跨ぐように設けられてこのゲート電極と電気的に接続され、前記第1、第2の部分と一体化された第3の部分とからなる配線層

とを具備したことを特徴とする半導体装置。

【請求項3】 前記少なくとも1つのスリットは1つのスリットであることを特徴とする請求項1または2記載の半導体装置。

【請求項4】 前記少なくとも1つのスリットは、互いに並行するように設けられた複数のスリットであることを特徴とする請求項1または2記載の半導体装置。

【請求項5】 前記スリットの幅の最小値が加工精度の最小寸法にされ、最大値が前記スリットが前記配線層の前記第3の部分によって実質的に埋め込むことができる最大の値にされていることを特徴とする請求項3または4記載の半導体装置。

【請求項 6 】 前記スリットの幅の最小値が $0.03\,\mu$ mにされ、最大値が $0.1\,\mu$ mにされていることを特徴とする請求項 5 記載の半導体装置。

【請求項7】 前記少なくとも1つのスリットは、その底部が前記分離領域の底部にまでは達しないように設けられていることを特徴とする請求項1または2記載の半導体装置。

【請求項8】 前記導電膜がシリコンを含む膜からなることを特徴とする請求項1または2記載の半導体装置。

【請求項9】 前記シリコンを含む膜が多結晶シリコンであることを特徴と する請求項8記載の半導体装置。

【請求項10】 前記配線層は、下層がシリコン層、上層が金属シリサイド層からなる積層構造を有することを特徴とする請求項1または2記載の半導体装置。

【請求項11】 前記配線層は、下層がシリコン・ゲルマニウム合金層、上層がシリコン・ゲルマニウム合金をシリサイド化した層からなる積層構造を有することを特徴とする請求項1または2記載の半導体装置。

【請求項12】 前記配線層の前記第3の部分上に設けられたコンタクト部を具備したことを特徴とする請求項1記載の半導体装置。

【請求項13】 半導体基板上に互いに離間して形成された第1、第2の導電層と、

前記半導体基板上に形成され、前記第1、第2の導電層の相互間に設けられて

前記第1、第2の導電層を分離し、前記第1、第2の導電層相互間で連続するように設けられた少なくとも1つのスリットを有する分離領域と、

前記少なくとも1つのスリット内に設けられた導電膜と、

前記第1、第2の導電層上にそれぞれ設けられ、前記第1、第2の導電層のそれぞれと電気的に接続された第1、第2の部分と、前記分離領域の前記スリットに沿うようにして前記分離領域上に設けられ、前記第1、第2の部分と一体化された第3の部分とからなる配線層

とを具備したことを特徴とする半導体装置。

【請求項14】 半導体基板上に分離領域を形成することで前記分離領域によって互いに分離された第1、第2の素子領域を前記半導体基板に形成し、

前記分離領域内に前記第1、第2の素子領域相互間で連続するように、所定の幅を有する少なくとも1つのスリットを形成し、

エピタキシャル成長させる際の核となり得る材料からなる導電膜を全面に堆積 した後、前記導電膜を選択的に除去して前記第1、第2の素子領域の一部領域上 にそれぞれ残すと共に前記少なくとも1つのスリット内に残し、

前記第1、第2の素子領域の一部領域上にそれぞれ残された前記導電膜の周囲をエピタキシャル成長させる際のブロックとなる材料で覆った後、エピタキシャル成長法により、前記第1の素子領域上に第1の部分を有し、前記第2の素子領域上に第2の部分を有し、前記分離領域の前記スリットに沿うように前記分離領域上に位置し前記第1、第2の部分と一体化された第3の部分とを有する配線層を形成する

ことを特徴とする半導体装置の製造方法。

【請求項15】 半導体基板上に分離領域を形成することで前記分離領域によって互いに分離された第1、第2の素子領域を前記半導体基板に形成し、

前記分離領域内に前記第1、第2の素子領域相互間で連続するように、所定の幅を有する少なくとも1つのスリットを形成し、

エピタキシャル成長させる際の核となり得る材料からなる導電膜を全面に堆積 した後、前記導電膜を選択的に除去して前記第1、第2の素子領域の一部領域上 及び前記分離領域の一部領域上にそれぞれ残すと共に前記少なくとも1つのスリ ット内に残し、

前記第1、第2の素子領域の一部領域上及び前記分離領域の一部領域上にそれ ぞれ残された前記導電膜の周囲をエピタキシャル成長させる際のブロックとなる 材料で覆い、

前記分離領域の一部領域上に残された前記導電膜を覆う前記ブロックとなる材料のうち前記分離領域内に形成された前記少なくとも1つのスリット近傍に位置する部分の前記ブロックとなる材料を選択的に除去し、

エピタキシャル成長法により、前記第1の素子領域上に第1の部分を有し、前記第2の素子領域上に第2の部分を有し、前記分離領域内の前記スリットに沿いかつ前記ブロックとなる材料が除去された前記分離領域の一部領域上の前記導電膜を跨ぐように連続して前記第1、第2の部分と一体化された第3の部分とを有する配線層を形成する

ことを特徴とする半導体装置の製造方法。

【請求項16】 前記分離領域内に前記少なくとも1つのスリットを形成する際に1つのスリットを形成することを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項17】 前記分離領域内に前記少なくとも1つのスリットを形成する際に、互いに並行するように複数のスリットを形成することを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項18】 前記スリットは、その幅の最小値が加工精度の最小寸法となり、最大値が前記スリットが前記配線層の前記第3の部分によって実質的に埋め込むことができる最大の値となるよう形成されることを特徴とする請求項16または17記載の半導体装置の製造方法。

【請求項19】 前記スリットは、その幅の最小値が 0.03μ mとなり、最大値が 0.1μ mとなるように形成されることを特徴とする請求項18記載の半導体装置の製造方法。

【請求項20】 前記分離領域内に前記少なくとも1つのスリットを形成する際に、その底部が前記分離領域の底部にまでは達しないように形成されることを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項21】 前記導電膜はシリコンを含む膜で形成されることを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項22】 前記シリコンを含む膜が多結晶シリコンで形成されることを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項23】 前記配線層は、下層がシリコン層、上層が金属シリサイド層からなる積層構造を有するように形成されることを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項24】 前記配線層は、下層がシリコン・ゲルマニウム合金層、上層がシリコン・ゲルマニウム合金をシリサイド化した層からなる積層構造を有するように形成されることを特徴とする請求項14または15記載の半導体装置の製造方法。

【請求項25】 前記配線層の前記第3の部分上にコンタクト部を形成することを特徴とする請求項14記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、nチャネル及びpチャネルのMOSトランジスタを有する半導体装置及びその製造方法に係り、特にMOSトランジスタの拡散領域同士が配線層によって接続される半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

LSIの高性能化に対する要求が強くなっており、一方、半導体プロセス技術においてはますますの微細化技術が必要とされている。このような状況において、LSIの高密度化は不可欠となっており、可能な限りのスケーリングを進めていく必要がある。

[0003]

LSI中では、隣り合う領域、例えばn型領域とp型領域領域とを電気的に接続するための配線パターンが多く存在している。この場合、n型領域とp型領域領域とはSTI (Shallow Trench Isolation) によって互いに分離されており、

上層のメタル配線を用いて両領域が接続される。

[0004]

SRAM (Static Random Access Memory) においては、ローカル・インターコネクト (Local Interconnect) のように、MOSトランジスタのソース、ゲート電極及びドレインを相互に接続する配線パターンが存在している。このローカル・インターコネクトは、ソース、ゲート電極及びドレイン上の層間絶縁膜に対して大きな開口を有する開口部が形成され、この開口部が導電性材料で埋め込まれることで形成される。

[0005]

図22は、上記ローカル・インターコネクトを有する従来の半導体装置の一例を示す断面図である。p型基板51上にはp型ウエル領域52、n型ウエル領域53が形成され、p型ウエル領域52内にはnチャネルMOSトランジスタ54のソース、ドレインとなるn型領域55が形成され、n型ウエル領域53内にはpチャネルMOSトランジスタ56のソース、ドレインとなるp型領域57が形成されている。さらに基板51上には上記両MOSトランジスタを分離するためのSTI58が形成されている。MOSトランジスタを分離するためのSTI58が形成されている。MOSトランジスタ54、56それぞれの一対のn型領域55相互間及びp型領域57相互間のチャネル領域上にはそれぞれゲート電極59が形成されている。さらにSTI58上にも、このSTI58上を通過する他のMOSトランジスタのゲート電極59が形成されている。また全面に層間絶縁膜60が形成されている。そして、この層間絶縁膜60に対し、上記STI58上のゲート電極59とその両側に配置されたMOSトランジスタ54、56それぞれのソースもしくはドレインとなる各一方のn型領域55及びp型領域57の一部が露出するように開口部61が形成され、さらにこの開口部61内が導電性材料62で埋め込まれることでインターコネクトが形成される。

[0006]

図22に示すような半導体装置を製造する際、開口部61は反応性イオンエッチング(RIE:Reactive Ion Etching)技術により形成されるので、拡散領域との境界部分におけるSTI58が一部エッチングされてしまう。これにより、インターコネクトと基板51との間でリーク電流が生じるという不都合が生じる

[0007]

一方、ローカル・インターコネクトを有する半導体装置として、従来では、特開2000-114262に記載されたものが知られている。この半導体装置は、シリコン膜の選択成長技術及び選択エッチング技術を用いて形成される配線により、STIによって分離された一対の拡散領域同士を接続するものである。

[0008]

すなわち、図23に示すように、p型基板51上にp型ウエル領域52、n型ウエル領域53が形成され、p型ウエル領域52内にはnチャネルMOSトランジスタのソース、ドレインとなるn型領域55が形成され、n型ウエル領域53 内にはpチャネルMOSトランジスタのソース、ドレインとなるp型領域57が形成されている。さらに全面にアモルファスシリコン膜が堆積され、このアモルファスシリコン膜を種に選択成長が行われて単結晶シリコン膜が形成され、その後、インターコネクト形成部以外のアモルファスシリコン膜が除去され、インターコネクト形成部のアモルファスシリコン膜と単結晶シリコン膜の領域にシリサイド膜からなるインターコネクト63が残される。このインターコネクト63はSTI58を跨いで形成される。

[0009].

図23に示す半導体装置では、層間絶縁膜をエッチングして開口部を形成する 必要がないので、基板がエッチングされることによるインターコネクトと基板と の間のリーク電流の発生が防止できる。

[0010]

しかし、インターコネクト63を形成するためのエピタキシャル選択膜を所望 のパターン形状に残すことは極めて困難である。

[0011]

【発明が解決しようとする課題】

このように従来の半導体装置では、分離領域によって互いに隔てられた拡散領域同士を配線によって接続する際に、接合リークが発生する問題や、配線層を選択的に形成することが困難であるという不都合がある。

[0012]

この発明は上記のような事情を考慮してなされたものであり、その目的は、分離領域によって互いに隔てられた拡散領域同士を配線によって接続する際に、接合リークが発生する恐れがない半導体装置及びその製造方法を提供することである。

[0013]

【課題を解決するための手段】

この発明の半導体装置は、半導体基板上に互いに離間して形成され、それぞれ拡散領域を有する第1、第2のトランジスタと、前記半導体基板上に形成され、前記第1、第2のトランジスタの相互間に設けられて前記第1、第2のトランジスタを分離し、前記第1、第2のトランジスタの前記拡散領域相互間で連続するように設けられ所定の幅を有する少なくとも1つのスリットを有する分離領域と、前記少なくとも1つのスリット内に設けられた導電膜と、前記第1、第2のトランジスタの前記各拡散領域上にそれぞれ設けられ、前記各拡散領域と電気的に接続された第1、第2の部分と、前記分離領域の前記スリットに沿うようにして前記分離領域上に設けられ、前記第1、第2の部分と一体化された第3の部分とからなる配線層とを具備したことを特徴とする。

[0014]

この発明の半導体装置は、半導体基板上に互いに離間して形成され、それぞれゲート電極と拡散領域とを有する第1、第2のMOSトランジスタと、前記半導体基板上に形成され、前記第1、第2のMOSトランジスタの相互間に設けられて前記第1、第2のMOSトランジスタを分離し、前記第1、第2のMOSトランジスタの前記拡散領域相互間で連続するように設けられ所定の幅を有する少なくとも1つのスリットを有する分離領域と、前記少なくとも1つのスリット内に設けられたゲート電極と、前記第1、第2のMOSトランジスタの前記各拡散領域上にそれぞれ設けられ、前記各拡散領域と電気的に接続された第1、第2の部分と、前記分離領域の前記少なくとも1つのスリットに沿いかつ前記分離領域上に設けられた前記ゲート電極を跨ぐように設けられてこのゲート電極と電気的に接続され、前記第1、第2の部分と一体

化された第3の部分とからなる配線層とを具備したことを特徴とする。

[0015]

この発明の半導体装置の製造方法は、半導体基板上に分離領域を形成することで前記分離領域によって互いに分離された第1、第2の素子領域を前記半導体基板に形成し、前記分離領域内に前記第1、第2の素子領域相互間で連続するように、所定の幅を有する少なくとも1つのスリットを形成し、エピタキシャル成長させる際の核となり得る材料からなる導電膜を全面に堆積した後、前記導電膜を選択的に除去して前記第1、第2の素子領域の一部領域上にそれぞれ残すと共に前記少なくとも1つのスリット内に残し、前記第1、第2の素子領域の一部領域上にそれぞれ残された前記導電膜の周囲をエピタキシャル成長させる際のブロックとなる材料で覆った後、エピタキシャル成長法により、前記第1の素子領域上に第1の部分を有し、前記第2の素子領域上に第2の部分を有し、前記分離領域の前記スリットに沿うように前記分離領域上に位置し前記第1、第2の部分と一体化された第3の部分とを有する配線層を形成することを特徴とする。

[0016]

この発明の半導体装置の製造方法は、半導体基板上に分離領域を形成することで前記分離領域によって互いに分離された第1、第2の素子領域を前記半導体基板に形成し、前記分離領域内に前記第1、第2の素子領域相互間で連続するように、所定の幅を有する少なくとも1つのスリットを形成し、エピタキシャル成長させる際の核となり得る材料からなる導電膜を全面に堆積した後、前記導電膜を選択的に除去して前記第1、第2の素子領域の一部領域上及び前記分離領域の一部領域上にそれぞれ残すと共に前記少なくとも1つのスリット内に残し、前記第1、第2の素子領域の一部領域上及び前記分離領域の一部領域上にそれぞれ残された前記導電膜の周囲をエピタキシャル成長させる際のブロックとなる材料で覆い、前記分離領域の一部領域上に残された前記学電膜を覆う前記ブロックとなる材料のうち前記分離領域内に形成された前記少なくとも1つのスリット近傍に位置する部分の前記ブロックとなる材料を選択的に除去し、エピタキシャル成長法により、前記第1の素子領域上に第1の部分を有し、前記第2の素子領域上に第2の部分を有し、前記第2の素子領域上に第2の部分を有し、前記分離領域内の前記スリットに沿いかつ前記ブロックとなる

材料が除去された前記分離領域の一部領域上の前記導電膜を跨ぐように連続して 前記第1、第2の部分と一体化された第3の部分とを有する配線層を形成するこ とを特徴とする。

[0017]

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態を詳細に説明する。

[0018]

図1は、この発明の第1の実施の形態による半導体装置の一部の構成を示す斜 視図である。

[0019]

p型のシリコン半導体基板11上にはpウエル領域12とnウエル領域13とが設けられている。また、基板11上にはSTI14が選択的に設けられ、上記pウエル領域12とnウエル領域13とはこのSTI14により分離されている。上記pウエル領域12内にはnチャネルMOSトランジスタ15が設けられ、nウエル領域13内にはpチャネルMOSトランジスタ16が設けられている。上記nチャネルMOSトランジスタ16が設けられている。上記nチャネルMOSトランジスタ15は、pウエル領域12内に形成されソース及びドレインとなる一対のn型拡散領域17と、ソース、ドレイン間のチャネル領域上に位置するように設けられた例えばポリシリコンからなるゲート電極18とを有する第1の拡散領域と、深い接合深さを有する第2の拡散領域とからなる。上記pチャネルMOSトランジスタ16は、nウエル領域13内に形成されソース及びドレインとなる一対のp型拡散領域19と、ソース、ドレイン間のチャネル領域上に位置するように設けられた例えばポリシリコンからなるゲート電極18とを有する。なお、上記一対のp型拡散領域19と、ソース、ドレイン間のチャネル領域上に位置するように設けられた例えばポリシリコンからなるゲート電極18とを有する。なお、上記一対のp型拡散領域19のそれぞれも、浅い接合深さを有する第1の拡散領域と、深い接合深さを有する第2の拡散領域と、次い接合深さを有する第2の拡散領域と、次い接合深さを有する第2の拡散領域と、次い接合深さを有する第2の拡散領域とからなる。

[0020]

また、上記両MOSトランジスタ15、16のゲート電極18の側壁上にはシリコン酸化膜、シリコン窒化膜などからなるゲート側壁20が設けられている。

[0021]

後に説明するように、上記STI14内には、このSTI14を挟んでその両側に位置するn型拡散領域17とp型拡散領域19相互間で連続するように1つのスリットが設けられている。このスリットは内壁部を有し、かつ所定の幅を有している。そして、このスリットの内壁部上には、上記両MOSトランジスタ15、16のゲート電極18を構成するものと同じ材料、つまりポリシリコンからなる導電膜が設けられている。また、このスリットは、その底部がSTI14の底部にまでは達しないように設けられている。

[0022]

さらに、上記STI14を挟んでその両側に位置するn型拡散領域17とp型 拡散領域19上には、エピタキシャル成長によって形成されたシリコンを含む材料からなる配線層22の第1の部分22aと第2の部分22bとが設けられている。上記配線層22の第1の部分22aは上記n型拡散領域17と電気的に接続され、第2の部分22bは上記p型拡散領域19と電気的に接続されている。また、上記STI14上には、STI14内のスリットに沿うように配線層22の第3の部分22cが設けられている。この第3の部分22cは上記第1、第2の部分22a、22bと一体化されている。

[0023]

なお、図示しないが、上記配線層22は、例えば、下層がシリコン層、上層が 金属シリサイド層からなる積層構造、もしくは下層がシリコン・ゲルマニウム合 金層、上層が金属シリサイド層からなる積層構造を有している。また、ゲート電 極18も上部がシリサイド化されている。

[0024]

次に、図1に示すような構成の半導体装置の製造方法について、図2ないし図 9を参照して説明する。

[0025]

まず、図2の断面図に示すように、例えばp型のシリコン半導体基板11上にシリコン窒化膜31及びシリコン酸化膜32が順次堆積され、次に露光プロセスにより、このシリコン窒化膜31及びシリコン酸化膜32からなる積層膜33が所定のパターン形状に残される。続いて、この残された積層膜33をマスクに用

いた異方性エッチング法、例えば反応性イオンエッチングにより基板11がエッチングされて、深さが200~350nmの素子分離用溝34が形成される。

[0026]

次に、図3の断面図に示すように、例えばCVD法などによりシリコン酸化膜などの埋め込み用絶縁膜35が全面に堆積され、上記素子分離用溝34がこの埋め込み用絶縁膜35により埋め込まれる。

[0027]

続いて、図4の断面図に示すように、CMP (Chemical Mechanical Polishing) が行われることで平坦化処理が行われる。

[0028]

次に、図5の断面図に示すように、例えば160℃に加熱された燐酸で処理されることでシリコン窒化膜31が除去され、STI14が形成される。この後、基板11にp型ウエル領域12とn型ウエル領域13が形成される。

[0029]

続いて、図6の斜視図に示すように、前記スリットを形成するために、このスリットのパターンに対応したパターンを有するようにレジストパターニングが行われ、続いてこのレジストを用いた反応性イオンエッチングによりSTI14内の埋め込み用絶縁膜35が30~100nmエッチバックされることで1つのスリット36が形成される。このスリット36の幅Wは例えば0.03~0.1μmにされる。スリット36の幅Wの最小値0.03μmは加工精度の最小寸法に該当し、最大値0.1μmは、この後にこのスリット36に埋め込まれる前記配線層22の前記第3の部分22cによって実質的に埋め込むことができる最大の値に該当する。

[0030]

次に、n,p両MOSトランジスタのチャネル領域となる部分にしきい値調整用の不純物イオンが注入され、続いて熱酸化法あるいはLP-CVD法によって、全面に0.5~3.0 n mの膜厚でゲート絶縁膜37が形成される。続いて、全面に50~200 n mの膜厚でポリシリコン膜38が堆積され、次に、光リソグラフィー法、X線リソグラフィー法、あるいは電子ビームリソグラフィー法によって、上記ポリシリコン膜38をパターニングするためのエッチング用マスクが形成され

、続いてこのマスクを用いた反応性イオンエッチングにより、上記ポリシリコン膜38がエッチングされることで、図7の斜視図に示すようにゲート電極18が形成される。上記エッチングの後に、スリット36の内壁上にはポリシリコン膜38が残る。

[0031]

なお、上記ゲート絶縁膜37及びポリシリコン膜38が堆積された後にシリコン窒化膜が堆積され、この後、ポリシリコン膜38でゲート電極18を形成する際に、上記シリコン窒化膜をエッチングした後に、ポリシリコン膜38をエッチングすることで、図7の斜視図に示すようにゲート電極18の上部にシリコン窒化膜からなるキャップ材21が残されるようにしてもよい。このシリコン窒化膜からなるキャップ材21は、この後に行なわれるエピタキシャル成長の際のブロックとして使用できる。

[0032]

また、上記キャップ材 2 1 を形成しないで、その後、ゲート電極 1 8 上にエピタキシャル成長させるようにしてもよい。

[0033]

なお、上記ウェル領域の形成工程、MOSトランジスタのしきい値調整用の不 純物イオンの注入工程は、スリット36を形成する前に行われるようにしてもよ い。

[0034]

上記ゲート絶縁膜 3 7としては、シリコン酸化膜ばかりでなくシリコン酸窒化膜、シリコン窒化膜、さらには高誘電体膜である T a_2 O_5 からなる膜等、あらゆる種類の絶縁膜を用いることができる。

[0035]

また、ゲート電極18上でエピタキシャル成長を行わせない場合には、ポリシリコン膜の代わりにTiN、WNをバリアメタルとして用いさらにWを用いたメタルゲート構造のゲート電極を形成するようにしてもよい。また、ゲート電極18をシリコン・ゲルマニウム合金を用いて形成するようにしてもよい。

[0036]

この後、熱酸化法によって、0.5~6 n mの膜厚の後酸化膜が全面に形成された後、n型及びp型の不純物イオンがp型ウエル領域12及びn型ウエル領域13にそれぞれ選択的に導入されることで、n型拡散領域17を構成する浅い接合深さを有する第1の拡散領域17a、p型拡散領域19を構成する浅い接合深さを有する第1の拡散領域19aがそれぞれ形成される。

[0037]

次に、図8の斜視図に示すように、LP-CVD法によって全面にゲート側壁 材の堆積が行われ、続いて反応性イオンエッチングによりエッチバックされるこ とで、ゲート電極18の側壁上にゲート側壁20が形成される。上記ゲート側壁 材としてはシリコン酸化膜、シリコン窒化膜、あるいはその組み合わせからなる 膜が使用できる。

[0.038]

次に、自然酸化膜除去のために水素雰囲気中で高温処理が行われた後、エピタキシャル成長法により単結晶シリコンの選択成長が行われる。例えば、水素雰囲気中で全体が $650\sim800$ に加熱され、 SiH_4 、 SiH_2 Cl_2 、 SiHCl_3 等の反応ガスが水素とともに供給されることで、基板11上のシリコンが露出している部分に単結晶シリコン膜が形成される。また、この選択成長の際に、シリコン以外に、シリコンとゲルマニウムからなる合金を成長させることもできる。

[0039]

このエピタキシャル成長により、図1の斜視図に示すように、n型拡散領域117及びp型拡散領域19上に単結晶シリコン膜からなる配線層22が形成され、特にSTI14を挟んでその両側に位置するn型拡散領域17上には配線層22の第1の部分22aが形成され、p型拡散領域19上には配線層22の第2の部分22bが形成される。

[0040]

さらに、このエピタキシャル成長の際に、STI14内に形成されたスリット36の内壁上に残っているポリシリコン膜38を核としてエピタキシャル成長が進み、まずスリット36の内部を埋めるようにシリコン膜が成長し、さらにスリット36の上部に突出するようにシリコン膜の成長が進むことで、スリット36

に沿うように配線層22の第3の部分22cが形成される。そして、この第3の部分22cは、最終的には上記第1の部分22a及び第2の部分22bと一体化される。

[0041]

次に、キャップ材21が存在する場合には、希フッ酸によってこのキャップ材21を除去した後、配線層22の上からn型不純物及びp型不純物が拡散されて、n型拡散領域17を構成する深い接合深さを有する第2の拡散領域17b及びp型拡散領域19を構成する深い接合深さを有する第2の拡散領域19bが形成される。このとき、同時にゲート電極18にも不純物が導入される。

[0042]

図9は、図1中のA-A、線に沿った断面を詳細に示している。次に、この図9の断面図に示すように、上記配線層22上に例えばTi、Co、Ni、Pdなどの金属膜が形成された後、加熱処理が行われることで配線層22の上部に金属シリサイド層40が形成される。なお、配線層22を形成する際の選択成長時に、シリコンの代わりに例えばシリコンとゲルマニウムからなる合金を成長させた場合には、シリサイド層40に相当するものとしてシリコンとゲルマニウムからなる合金をシリサイド化した層が形成される。このとき、ゲート電極18の上部にも金属膜が形成され、その後、ゲート電極18の上部に金属シリサイド層40が形成される。

[0043]

上記第1の実施の形態の半導体装置及びその製造方法によれば、STI14を 挟んでその両側に設けられたnチャネルMOSトランジスタのn型拡散領域17 とpチャネルMOSトランジスタのp型拡散領域19とを接続する配線層22は、n型拡散領域17上、p型拡散領域19上及びSTI14上に渡って連続して 設けられている。すなわち、コンタクトがSTIエッジ部分に形成されることが ないため、従来のような接合リークの問題は解消される。

[0044]

また、コンタクト形成のためのスペースを拡散領域上に確保する必要がないので、回路面積を大きく低減させることができる。STI14を挟んだ一対の拡散

領域17、19相互間を接続する配線層22の第3の部分22cの占有面積にもよるが、SRAMなどでは回路面積を10%~20%低減することができる。

[0045]

図10は、この発明の第2の実施の形態による半導体装置の一部の構成を示す 斜視図である。この第2の実施の形態の半導体装置は、図1に示す第1の実施の 形態による半導体装置とは一部の構成が異なるだけなので、図1と対応する箇所 には同じ符号を付してその説明は省略し、図1と異なる点のみを以下に説明する

[0046]

図10に示す半導体装置が図1に示す半導体装置と異なる点は、前記STI1 4上に設けられた配線層22の第3の部分22cの幅w、つまり配線層22の第 1の部分22aと第2の部分22bが並ぶ方向と交差する方向における第3の部分22cの寸法が、図1に示す半導体装置の場合よりも広くされている点である

[0047]

配線層22の第3の部分22cの幅wを、図1のものよりも広くするために、図10の半導体装置では、後に説明するように、前記STI14内に、このSTI14を挟んでその両側に位置するn型拡散領域17及びp型拡散領域19相互間で連続するように複数のスリットが設けられている。これらの各スリットはそれぞれ内壁部を有しかつそれぞれ所定の幅を有している。そして、これら各スリットの内壁部上には、例えばポリシリコンからなる導電膜が設けられている。また、これら各スリットはそれぞれ、その底部がSTI14の底部にまでは達しないように設けられている。

[0048]

次に、図10に示すような構成の半導体装置の製造方法について説明する。

[0049]

基板11上にSTI14が形成されるまでの工程は、第1の実施の形態による 図2ないし図5に示す工程と同様なのでこれらの説明は省略する。

[0050]

STI14が基板11上に形成された後、図11の斜視図に示すように、複数のスリットを形成するために、これら複数のスリットのパターンに対応したパターンを有するようにレジストパターニングが行われ、続いてこのレジストを用いた反応性イオンエッチングによりSTI14内の埋め込み用絶縁膜35が30~100nmエッチバックされることで複数のスリット36が互いに並行するように形成される。本例では3個のスリット36が形成される場合を例示している。これらのスリット36の幅Wはそれぞれ、第1の実施の形態の場合と同様に例えば0.03~0.1μmにされる。

[0051]

次に、前記図7の工程と同様に、n,p両チャネルのMOSトランジスタのチャネル領域となる部分にしきい値調整用の不純物イオンが注入され、続いて熱酸化法あるいはLP-CVD法によって、全面に0.5~3.0 n mの膜厚でゲート絶縁膜37が形成される。続いて、全面に50~200 n mの膜厚で例えばポリシリコン膜38が堆積され、次に、光リソグラフィー法、X線リソグラフィー法、あるいは電子ビームリソグラフィー法によって、上記ポリシリコン膜38をパターニングするためのエッチング用マスクが形成され、続いてこのマスクを用いた反応性イオンエッチングにより、上記ポリシリコン膜38がエッチングされることで、図12の斜視図に示すようにゲート電極18が形成される。このとき、複数の各スリット36の内壁上にはそれぞれポリシリコン膜38が残る。

[0052]

図12の斜視図に示すように、図7に示す場合と同様、ゲート電極18の上部 にシリコン窒化膜からなるキャップ材21が残されるようにしてもよい。このシリコン窒化膜からなるキャップ材21は、この後に行なわれるエピタキシャル成長の際のブロックとして使用できる。また、上記キャップ材21を形成しないで、その後、ゲート電極18上にエピタキシャル成長させるようにしてもよい。

[0053]

上記ゲート絶縁膜 3 7としては、シリコン酸化膜ばかりでなくシリコン酸窒化膜、シリコン窒化膜、さらには高誘電体膜である T a_2 O_5 からなる膜等、あらゆる種類の絶縁膜を用いることができる。

[0054]

また、ゲート電極18上でエピタキシャル成長を行わせない場合には、ポリシリコン膜の代わりにTiN、WNをバリアメタルとして用いさらにWを用いたメタルゲート構造のゲート電極を形成するようにしてもよい。また、ゲート電極18をシリコン・ゲルマニウム合金を用いて形成するようにしてもよい。

[0055]

この後、熱酸化法によって、0.5~6 n mの膜厚の後酸化膜が全面に形成された後、n型及びp型の不純物イオンがpウエル領域12及びnウエル領域13に選択的に導入されることでn型拡散領域17及びp型拡散領域19を構成する浅い接合深さを有する第1の拡散領域17a及び19aが形成される。

[0056]

次に、図13の斜視図に示すように、LP-CVD法によって全面にゲート側壁材の堆積が行われ、続いて反応性イオンエッチングによりエッチバックされることで、ゲート電極18の側壁上にゲート側壁20が形成される。上記ゲート側壁材としてはシリコン酸化膜、シリコン窒化膜、あるいはその組み合わせからなる膜が使用できる。

[0057]

次に、自然酸化膜除去のために水素雰囲気中で高温処理が行われた後、エピタキシャル成長法により単結晶シリコンの選択成長が行われる。例えば、水素雰囲気中で全体が $650\sim800$ に加熱され、 $\mathrm{Si}\,\mathrm{H}_4$ 、 $\mathrm{Si}\,\mathrm{H}_2$ Cl_2 、 $\mathrm{Si}\,\mathrm{HCl}_3$ 等の反応ガスが水素とともに供給されることで、基板 $1\,1$ 上のシリコンが露出している部分に単結晶シリコン膜が形成される。また、この選択成長の際に、シリコン以外にシリコンとゲルマニウムからなる合金を成長させることもできる。

[0058]

このエピタキシャル成長により、図10の斜視図に示すように、n型拡散領域17、p型拡散領域19上に単結晶シリコン膜からなる配線層22が形成され、特にSTI14を挟んでその両側に位置するn型拡散領域14上には配線層22の第1の部分22aが形成され、p型拡散領域19上には配線層22の第2の部分22bが形成される。

[0059]

さらに、このエピタキシャル成長の際に、STI14内に形成された複数のスリット36の内壁上に残っているポリシリコン膜38を核としてエピタキシャル成長が進み、まずそれぞれのスリット36の内部を埋めるようにシリコン膜が成長し、さらにこれがスリット36の上部に突出し、これらが一体化するようにシリコン膜の成長が進むことで、複数のスリット26に沿うように配線層18の第3の部分18cが形成される。そして、この第3の部分22cは、最終的には上記第1の部分22a及び第2の部分22bと一体化される。

[0060]

次に、キャップ材21が存在する場合には、希フッ酸によってこのキャップ材21を除去し、配線層22の上からn型不純物及びp型不純物が拡散されて、n型拡散領域17を構成する深い接合深さを有する第2の拡散領域17b及びp型拡散領域19を構成する深い接合深さを有する第2の拡散領域19bが形成される。

[0061]

この後は、図9の断面図に示す場合と同様に、配線層22上に例えばTi、Co、Ni、Pdなどの金属膜が形成された後、加熱処理が行われることで配線層22の上部に金属シリサイド層40が形成される。このとき、ゲート電極18の上部にも金属膜が形成され、その後、ゲート電極18の上部に金属シリサイド層40が形成される。なお、配線層22を形成する際の選択成長時に、シリコンの代わりに例えばシリコンとゲルマニウムからなる合金を成長させた場合には、シリサイド層40に相当するものとしてシリコンとゲルマニウムからなる合金をシリサイド化した層が形成される。

[0062]

上記第2の実施の形態の半導体装置及びその製造方法によれば、第1の実施の 形態と同様な効果が得られる上に、さらに、配線層22の第1の部分22aと第 2の部分22bとを接続する第3の部分22cの幅が図1の場合よりも広くなる ので、n型拡散領域17とp型拡散領域19とを接続する配線層22の配線抵抗 を図1の場合よりも低くすることができるという効果が得られる。 [0063]

図14は、この発明の第3の実施の形態による半導体装置の一部の構成を示す 斜視図である。この第3の実施の形態の半導体装置は、前記図10に示す第2の 実施の形態による半導体装置とは一部の構成が異なるだけなので、図10と対応 する箇所には同じ符号を付してその説明は省略し、図10と異なる点のみを以下 に説明する。

[0064]

図14に示す半導体装置が図10に示す半導体装置と異なる点は、STI14 上に別のMOSトランジスタのゲート電極18が設けられる点と、配線層22の 第3の部分22c上にコンタクトプラグ41が設けられ、上記別のMOSトラン ジスタのゲート電極18上にコンタクトプラグ42が設けられ、さらに上記両コ ンタクトプラグ41、42と接続された上層の配線層43が設けられることで第 3の部分22cと上記別のMOSトランジスタのゲート電極18とが互いに接続 される点である。

[0065]

次に、図14に示すような構成の半導体装置の製造方法について説明する。

[0066]

基板11上にSTI14が形成されるまでの工程は、第1の実施の形態による 図2ないし図5に示す工程と同様なのでこれらの説明は省略する。

[0067]

STI14が基板11上に形成された後は、図15の斜視図に示すように、前記複数のスリットを形成するために、これら複数のスリットのパターンに対応したパターンを有するようにレジストパターニングが行われ、続いてこのレジストを用いた反応性イオンエッチングによりSTI14内の埋め込み用絶縁膜35が30~100 n mエッチバックされることで複数のスリット36が形成される。本例では3個のスリット36が形成される場合を例示している。これらのスリット36の幅Wはそれぞれ、第1の実施の形態の場合と同様に例えば0.03~0.1μmにされる。

[0.068]

次に、p, n両チャネルのMOSトランジスタのチャネル領域となる部分にし きい値調整用の不純物イオンが注入され、続いて熱酸化法あるいはLP-CVD 法によって、全面に0.5~3.0 n mの膜厚でゲート絶縁膜37が形成される。続い て、全面に50~200 n mの膜厚でポリシリコン膜38が堆積され、次に、光リソ グラフィー法、X線リソグラフィー法、あるいは電子ビームリソグラフィー法に よって、上記ポリシリコン膜38をパターニングするためのエッチング用マスク が形成され、続いてこのマスクを用いた反応性イオンエッチング(RIE)法に より、上記ポリシリコン膜38がエッチングされることで、図16の斜視図に示 すようにゲート電極18が形成される。このエッチングの後に、STI14上に もゲート電極18が形成される。さらに、複数の各スリット36の内壁上にもそ れぞれポリシリコン膜38が残る。この際に、図16の斜視図に示すように、図 7に示す場合と同様、各ゲート電極18の上部にシリコン窒化膜からなるキャッ プ材21が残されるようにしてもよい。このシリコン窒化膜からなるキャップ材 21は、この後に行なわれるエピタキシャル成長の際のブロックとして使用でき る。また、上記キャップ材21を形成しないで、その後、ゲート電極18上でエ ピタキシャル成長を行わせるようにしてもよい。

[0069]

上記ゲート絶縁膜 3 7 としては、シリコン酸化膜ばかりでなくシリコン酸窒化膜、シリコン窒化膜、さらには高誘電体膜である Ta_2 O_5 からなる膜等、あらゆる種類の絶縁膜を用いることができる。

[0070]

また、ゲート電極18上でエピタキシャル成長を行わせない場合には、ポリシリコン膜の代わりにTiN、WNをバリアメタルとして用いさらにWを用いたメタルゲート構造のゲート電極を形成するようにしてもよい。また、ゲート電極18をシリコン・ゲルマニウム合金を用いて形成するようにしてもよい。

[0071]

この後、熱酸化法によって、0.5~6 n mの膜厚の後酸化膜が全面に形成された後、n型及びp型の不純物イオンがp型ウエル領域12及びp型ウエル領域13に選択的に導入されることでn型拡散領域17を構成する浅い接合深さを有す

る第1の拡散領域17a及びp型拡散領域19を構成する浅い接合深さを有する第1の拡散領域19aが形成される。

[0072]

次に、図17の斜視図に示すように、LP-CVD法によって全面にゲート側壁材の堆積が行われ、続いて反応性イオンエッチングによりエッチバックされることで、各ゲート電極18の側壁上にゲート側壁20が形成される。上記ゲート側壁材としてはシリコン酸化膜、シリコン窒化膜、あるいはその組み合わせからなる膜が使用できる。

[0073]

次に、自然酸化膜除去のために水素雰囲気中で高温処理が行われた後、エピタキシャル成長法により単結晶シリコンの選択成長が行われる。例えば、水素雰囲気中で全体が650~800℃に加熱され、SiH₄、SiH₂ С1₂、SiHС1₃等の反応ガスが水素とともに供給されることで、基板11上のシリコンが露出している部分に単結晶シリコン膜が形成される。また選択成長の際に、シリコン以外にシリコンとゲルマニウムからなる合金を成長させることもできる。

[0074]

このエピタキシャル成長により、図18の斜視図に示すように、n型拡散領域17及びp型拡散領域19上に単結晶シリコン膜からなる配線層22が形成され、特にSTI14を挟んでその両側に位置するn型拡散領域17上には配線層22の第1の部分22aが形成され、p型拡散領域19上には配線層22の第2の部分22bが形成される。

[0075]

さらに、このエピタキシャル成長の際に、STI14内に形成された複数のスリット36の内壁上に残っているポリシリコン膜38を核としてエピタキシャル成長が進み、まずそれぞれのスリット36の内部を埋めるようにシリコン膜が成長し、さらにこれがスリット36の上部に突出し、これらが一体化するようにシリコン膜の成長が進むことで、複数のスリット36に沿うように配線層22の第3の部分22cが形成される。そして、この第3の部分22cは、最終的には上記第1の部分22a及び第2の部分22bと一体化される。

[0076]

次に、キャップ材21が存在する場合には、希フッ酸によってこのキャップ材21を除去し、配線層22の上からn型不純物及びp型不純物が拡散されて、n型拡散領域17を構成する深い接合深さを有する第2の拡散領域17b及びp型拡散領域19を構成する深い接合深さを有する第2の拡散領域19bが形成される。このとき、同時にゲート電極18の上部にも不純物が導入される。

[0077]

この後は、図9の断面図に示す場合と同様に、配線層22上に例えばTi、Co、Ni、Pdなどの金属膜が形成された後、加熱処理が行われることで配線層22の上部に金属シリサイド層40が形成される。このとき、ゲート電極18の上部にも金属膜が形成され、その後、ゲート電極18の上部に金属シリサイド層40が形成される。

[0078]

なお、配線層22を形成する際の選択成長時に、シリコンの代わりに例えばシリコンとゲルマニウムからなる合金を成長させた場合には、シリサイド層40に相当するものとしてシリコンとゲルマニウムからなる合金をシリサイド化した層が形成される。

[0079]

続いて、全面に層間絶縁膜が堆積された後、この層間絶縁膜に対し、前記配線層22の第3の部分22cに対応する位置及びSTI14上に形成されたゲート電極18に対応する位置にそれぞれ開口部が形成され、さらにこれらの開口部を埋めるように上層配線用の金属が全面に堆積され、続いて上層配線用の金属がパターニングされることで、図14に示されるようなコンタクトプラグ41、42と上層の配線層43が形成される。

[0080]

上記第3の実施の形態の半導体装置及びその製造方法によれば、第1の実施の 形態と同様な効果が得られる上に、さらに、配線層22の第3の部分22cの幅 が広いので、この部分にコンタクトを設ける際に、容易にこれを設けることがで きるという効果が得られる。 [0081]

図19は、この発明の第4の実施の形態による半導体装置の一部の構成を示す 斜視図である。この第4の実施の形態の半導体装置は、前記図14に示す第3の 実施の形態による半導体装置とは一部の構成が異なるだけなので、図14と対応 する箇所には同じ符号を付してその説明は省略し、図14と異なる点のみを以下 に説明する。

[0082]

図19に示す半導体装置が図14に示す半導体装置と異なる点は、前記STI14上に設けられる配線層22の第3の部分22cが、前記STI14内の複数のスリット36に沿うように設けられ、かつSTI14上に設けられた前記別のゲート電極18を跨ぐように設けられてこのゲート電極18と電気的に接続され、さらに前記配線層22の第1、第2の部分22a、22bと一体化されている点である。

[0083]

次に、図19に示すような構成の半導体装置の製造方法について説明する。

[0084]

基板11上にSTI14が形成されるまでの工程は、第1の実施の形態による 図2ないし図5に示す工程と同様なのでこれらの説明は省略する。

[0085]

さらに、STI14内に複数のスリット36が形成され、ゲート電極18、n型拡散領域17、p型拡散領域19を構成する深い接合深さを有する第2の拡散領域17b、19bが形成されるまでの工程は、基本的には第3の実施の形態による図15ないし図17に示す工程と同様なのでこれらの説明も省略する。ただし、図17の場合と異なる点は、図20の斜視図に示すように、STI14上に形成されるゲート電極18は、複数のスリット36を横断するようにSTI14の延長方向と同じ方向に延長して形成される。この場合にも、ゲート電極18を形成するためのポリシリコン膜38を堆積する際に、複数のスリット36の各内壁上にもポリシリコン膜38が堆積される。

[0086]

図20の斜視図に示すように、LP-CVD法によって全面にゲート側壁材の 堆積が行われ、続いて反応性イオンエッチングによりエッチバックされることで 、各ゲート電極18の側壁上にゲート側壁20が形成される。上記ゲート側壁材 としてはシリコン酸化膜、シリコン窒化膜、あるいはその組み合わせからなる膜 が使用できる。続いて、n型、p型の不純物イオンがp型ウエル領域12、n型 ウエル領域13に選択的に導入されることで、n型拡散領域17及びp型拡散領 域19を構成する深い接合深さを有する第2の拡散領域17b及び19bが形成 される。

[0087]

次に、図21の斜視図に示すように、STI14上のゲート電極18と複数の スリット36とが交差する位置でゲート側壁20が選択的に除去される。

[0088]

この後、エピタキシャル成長法が行われることで配線層22が形成される。

[0089]

次に、キャップ材21が存在する場合には、希フッ酸によってこのキャップ材21を除去し、配線層22の上からn型不純物及びp型不純物が拡散されて、n型拡散領域17を構成する深い接合深さを有する第2の拡散領域17b及びp型拡散領域19を構成する深い接合深さを有する第2の拡散領域19bが形成される。このとき、同時にゲート電極18にも不純物が導入される。

[0090]

さらに図9に示す工程と同様に、上記配線層22上に例えばTi、Co、Ni、Pdなどの金属膜が形成された後、加熱処理が行われることで配線層22の上部に金属シリサイド層40が形成されることにより、図19に示す構造が得られる。このとき、ゲート電極18の上部にも金属膜が形成され、その後、ゲート電極18の上部に金属シリサイド層40が形成される。なお、配線層22を形成する際の選択成長時に、シリコンの代わりに例えばシリコンとゲルマニウムからなる合金を成長させた場合には、シリサイド個40に相当するものとしてシリコンとゲルマニウムからなる合金をシリサイド化した層が形成される。

[0091]

上記第4の実施の形態の半導体装置及びその製造方法によれば、第1の実施の 形態と同様な効果が得られる上に、さらに、図14中のコンタクトプラグ41、 42及び上層の配線層43と同様の機能を配線層22の第3の部分22cに持た すことができるので、コンタクトプラグや上層の配線層を用いずにn型拡散領域 17及びp型拡散領域19と別のMOSトランジスタのゲート電極18とが接続 できるという効果が得られる。

[0092]

なお、この発明は上記各実施の形態に限定されるものではなく種々の変形が可能であることはいうまでもない。例えば上記各実施の形態では、配線層22によって接続されるMOSトランジスタの拡散領域が互いに異なる導電型である場合を説明したが、チャネル型が同じMOSトランジスタの同じ導電型の拡散領域同士が配線層22によって接続されるようにしてもよい。

[0093]

また、上記各実施の形態では、配線層22を用いて異なるMOSトランジスタのソース、ドレインとなる一対の拡散領域同士を接続する場合について説明したが、これはSTIによって互いに分離され、基板内に形成された拡散領域からなり配線として使用される一対の導電層同士を、上記配線層22を用いて接続する場合にも容易に適用することができる。

[0094]

また、上記各実施の形態では、基板としてp型基板を用いる場合について説明 したが、これはn型基板を用いるようにしてもよい。

[0095]

【発明の効果】

以上説明したようにこの発明によれば、分離領域によって互いに隔てられた拡 散領域同士を配線によって接続する際に、接合リークを生じる恐れがない半導体 装置及びその製造方法を提供することができる。

【図面の簡単な説明】

【図1】

この発明の第1の実施の形態による半導体装置の一部の構成を示す斜視図。

【図2】

図1に示す半導体装置の製造する際の最初の製造工程を示す断面図。

【図3】

図2に続く製造工程を示す断面図。

【図4】

図3に続く製造工程を示す断面図。

【図5】

図4に続く製造工程を示す断面図。

【図6】

図5に続く製造工程を示す斜視図。

【図7】

図6に続く製造工程を示す斜視図。

【図8】

図7に続く製造工程を示す斜視図。

【図9】

図1中のA-A / 線に沿った詳細な断面構造を示す図。

【図10】

この発明の第2の実施の形態による半導体装置の一部の構成を示す斜視図。

【図11】

図10に示す半導体装置の製造する際の途中の製造工程を示す斜視図。

【図12】

図11に続く製造工程を示す斜視図。

【図13】

図12に続く製造工程を示す斜視図。

【図14】

この発明の第3の実施の形態による半導体装置の一部の構成を示す斜視図。

【図15].

図14に示す半導体装置の製造する際の途中の製造工程を示す斜視図。

【図16】

図15に続く製造工程を示す斜視図。

【図17】

図16に続く製造工程を示す斜視図。

【図18】

図17に続く製造工程を示す斜視図。

【図19】

この発明の第4の実施の形態による半導体装置の一部の構成を示す斜視図。

【図20】

図19に示す半導体装置の製造する際の途中の製造工程を示す斜視図。

【図21】

図20に続く製造工程を示す斜視図。

【図22】

従来の半導体装置の一例を示す断面図。

【図23】

図22とは異なる従来の半導体装置の一例を示す断面図。

【符号の説明】

- 11…p型のシリコン半導体基板、
- 12…p型ウエル領域、
- 13…n型ウエル領域、
- 14 ··· STI,
- 15…nチャネルMOSトランジスタ、
- 16…pチャネルMOSトランジスタ、
- 17…n型拡散領域、
- 18…ゲート電極、
- 19…p型拡散領域、
- 20…ゲート側壁、
- 21…キャップ材、
- 22…配線層、
- 22a…配線層の第1の部分、


特2001-392569

- 22b…配線層の第2の部分、
- 22c…配線層の第3の部分、
- 31…シリコン窒化膜、
- 32…シリコン酸化膜、
- 33…積層膜、
- 34 …素子分離用溝、
- 35…埋め込み用絶縁膜、
- 36…スリット、
- 37…ゲート絶縁膜、
- 38…ポリシリコン膜、
- 40…金属シリサイド層、
- 41、42…コンタクトプラグ、
- 43…上層の配線層。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】



【図22】



【図23】



特2001-392569

【書類名】

要約書

【要約】

【課題】分離領域で隔てられた一対の拡散領域相互間を、コンタクトを設けずに、配線層により接続することを特徴とする。

【解決手段】基板11上に互いに離間して形成され、n型拡散領域17を有する nチャネルの第1のトランジスタ15及び p型拡散領域19を有する pチャネル の第2のトランジスタ16と、第1、第2のトランジスタ15、16を分離する STI14と、STI14内に設けられるスリット36と、スリット36の内壁 部上に設けられたポリシリコン膜38と、n型、p型拡散領域17、19と電気 的に接続された配線層22の第1、第2の部分22a、22bと、スリット36に沿うようにしてSTI14上に設けられ、第1、第2の部分22a、22bと 一体化された配線層22の第3の部分22cとからなる配線層を有することを特 徴する。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝